trudyniisiТруды НИИСИSRISA Proceedings2225-73493033-6422НИЦ «КУРЧАТОВСКИЙ ИНСТИТУТ» - НИИСИ10.25682/NIISI.2025.3.0004trudyniisi-113Research ArticleВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ И ИХ ЭЛЕМЕНТЫCOMPUTING SYSTEMS AND THEIR COMPONENTSОбзор трансформируемой архитектуры системы на кристалле MONARCHOverview of the Transformable Architecture of the System-On-Chip MONARCHОстапенковП. С.OstapenkovP. S.OstapenkovPS@mpei.ruЧупруновА. М.ChuprunovA. M.ChuprunovAM@mpei.ruФГБОУ ВО «НИУ «МЭИ»Россия202528122025153ТРУДЫ НИИСИ. МАТЕМАТИЧЕСКОЕ И КОМПЬЮТЕРНОЕ МОДЕЛИРОВАНИЕ СЛОЖНЫХ СИСТЕМ: ТЕОРЕТИЧЕСКИЕ И ПРИКЛАДНЫЕ АСПЕКТЫ3337Copyright © Остапенков П.С., Чупрунов А.М., 20252025Остапенков П.С., Чупрунов А.М.Ostapenkov P.S., Chuprunov A.M.This work is licensed under a Creative Commons Attribution 4.0 License.https://www.t-niisi.ru/jour/article/view/113

В статье приводится обзор архитектуры системы на кристалле MONARCH, которая была представлена в 2007 году исследователями и аспирантами Университета Южной Калифорнии с участием инженеров компании Raython по гранту Агентства перспективных исследований министерства обороны США, и которая до сих пор остаётся актуальной. Описываются основные характеристики, компоненты архитектуры и режимы работы полиморфного процессора. Приводятся примеры применения MONARCH в модульных многопроцессорных измерительно-управляющих системах компании Raython.

The paper provides an overview of the MONARCH system-on-chip architecture. The architecture was presented in 2007 by researchers and graduate students of the University of Southern California with the participation of Raython engineers under a grant provided by the US Department of Defense Advanced Research Agency. The main characteristics, architecture components, and operating modes from the polymorphic processor are described. Examples of MONARCH applications in modular multiprocessor measurement and control systems from Raython are given.

MONARCHсистема на кристаллеполиморфный процессорвысокопроизводительные вычисленияцифровая обработка сигналовэнергоэффективностьмодульностьавтономностьбортовые измерительно-управляющие системыMONARCHsystem on a chippolymorphic processorhigh-performance computingdigital signal processingenergy efficiencymodularityautonomyon-board measurement and control systemsReferencesJohn Granacki MONARCH: Next Generation SoC (Supercomputer on a Chip) / John Granacki [Электронный ресурс] // Researchgate : [сайт]. — URL: https://www.researchgate.net/publication/235116338_MONARCH_Next_Generation_SoC_Supercomputer_on_a_Chip (дата обращения: 28.11.2025).John Granacki MONARCH: Next Generation SoC (Supercomputer on a Chip) / John Granacki [Электронный ресурс] // Researchgate : [сайт]. — URL: https://www.researchgate.net/publication/235116338_MONARCH_Next_Generation_SoC_Supercomputer_on_a_Chip (дата обращения: 28.11.2025).IBM introduces next-gen Asic for 90nm / [Электронный ресурс] // : [сайт]. — URL: https://www.electronicsweekly.com/news/archived/resources-archived/ibm-introduces-next-gen-asic-for-90nm-2002-06/ (дата обращения: 28.11.2025).IBM introduces next-gen Asic for 90nm / [Электронный ресурс] // : [сайт]. — URL: https://www.electronicsweekly.com/news/archived/resources-archived/ibm-introduces-next-gen-asic-for-90nm-2002-06/ (дата обращения: 28.11.2025).PBuf: An On-Chip Packet Transfer Engine for MONARCH // 49th IEEE International Midwest Symposium on Circuits and Systems URL: https://ieeexplore.ieee.org/document/4267408 (дата обращения: 01.12.2025).PBuf: An On-Chip Packet Transfer Engine for MONARCH // 49th IEEE International Midwest Symposium on Circuits and Systems URL: https://ieeexplore.ieee.org/document/4267408 (дата обращения: 01.12.2025).На пути к созданию отечественного суперкомпьютера субэкзафлопсной производительности СБИС ЕС8430 // МСКФ-2013, 23 октября 2013 г. URL: https://www.ospcon.ru/files/media/Simonov.pdf (дата обращения: 28.11.2025).На пути к созданию отечественного суперкомпьютера субэкзафлопсной производительности СБИС ЕС8430 // МСКФ-2013, 23 октября 2013 г. URL: https://www.ospcon.ru/files/media/Simonov.pdf (дата обращения: 28.11.2025).Mike Vahey (Raytheon), John Granacki (USC-ISI) and others // MONARCH: A First Generation Polymorphic Computing Processor / Mike Vahey [Электронный ресурс] // HPEC-06 : [сайт]. — URL: https://archive.ll.mit.edu/HPEC/agendas/proc06/Day1/05_Vahey_Pres.pdf (дата обращения: 28.11.2025).Mike Vahey (Raytheon), John Granacki (USC-ISI) and others // MONARCH: A First Generation Polymorphic Computing Processor / Mike Vahey [Электронный ресурс] // HPEC-06 : [сайт]. — URL: https://archive.ll.mit.edu/HPEC/agendas/proc06/Day1/05_Vahey_Pres.pdf (дата обращения: 28.11.2025).William, G. W. Reconfigurable Architecture Targets Military Sensor Systems / G. W. William. — Текст : электронный // ElectronicDesign : [сайт]. — URL: https://www.electronicdesign.com/technologies/industrial/boards/article/21766384/reconfigurable-architecture-targets-military-sensor-systems (дата обращения: 28.11.2025).William, G. W. Reconfigurable Architecture Targets Military Sensor Systems / G. W. William. — Текст : электронный // ElectronicDesign : [сайт]. — URL: https://www.electronicdesign.com/technologies/industrial/boards/article/21766384/reconfigurable-architecture-targets-military-sensor-systems (дата обращения: 28.11.2025).Using MONARCH for High Performance Processing A Case Study for CT Reconstruction. — Текст : электронный // HPEC 2008 : [сайт]. — URL: https://archive.ll.mit.edu/HPEC/agendas/proc08/Day1/10-Day1-PosterDemoA-Prager-abstract.pdf (дата обращения: 28.11.2025).Using MONARCH for High Performance Processing A Case Study for CT Reconstruction. — Текст : электронный // HPEC 2008 : [сайт]. — URL: https://archive.ll.mit.edu/HPEC/agendas/proc08/Day1/10-Day1-PosterDemoA-Prager-abstract.pdf (дата обращения: 28.11.2025).NVIDIA NVLink High-Speed GPU Interconnect // NVIDIA URL: https://www.nvidia.com/en-eu/products/workstations/nvlink-bridges/ (дата обращения: 28.11.2025).NVIDIA NVLink High-Speed GPU Interconnect // NVIDIA URL: https://www.nvidia.com/en-eu/products/workstations/nvlink-bridges/ (дата обращения: 28.11.2025).Ultra Accelerator Link Consortium, Inc. Specification UALink_200 Rev 1.0 // UALink URL: https://ualinkconsortium.org/wp-content/uploads/2025/12/UALink200_Specification_v1.0_Evaluation_Copy-v2.pdf (дата обращения: 28.11.2025).Ultra Accelerator Link Consortium, Inc. Specification UALink_200 Rev 1.0 // UALink URL: https://ualinkconsortium.org/wp-content/uploads/2025/12/UALink200_Specification_v1.0_Evaluation_Copy-v2.pdf (дата обращения: 28.11.2025).

The authors declare that there are no conflicts of interest present.