trudyniisiТруды НИИСИSRISA Proceedings2225-73493033-6422НИЦ «КУРЧАТОВСКИЙ ИНСТИТУТ» - НИИСИ10.25682/NIISI.2026.2.0005trudyniisi-147Research ArticleВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ И ИХ ЭЛЕМЕНТЫCOMPUTING SYSTEMS AND THEIR COMPONENTSБлок приема данных от внешнего АЦП с поддержкой ПДП по интерфейсу SPIData Acquisition Module for an External SPI ADC with DMA SupportСоловьеваЕ. А.SolovevaE. A.esoloveva@cs.niisi.ras.ruКорниленкоА. В.KornilenkoA. V.akorn@cs.niisi.ras.ruНИЦ «Курчатовский институт» - НИИСИ, МоскваRussian Federation2026220720261624347Copyright © Соловьева Е.А., Корниленко А.В., 20262026Соловьева Е.А., Корниленко А.В.Soloveva E.A., Kornilenko A.V.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://www.t-niisi.ru/jour/article/view/147

Разработан сложнофункциональный блок (СФ-блок), обеспечивающий прием потоковых данных от внешнего аналогово-цифрового преобразователя (АЦП) по последовательному периферийному интерфейсу (SPI). Особенностью данного блока является то, что АЦП выступает в роли ведущего, генерируя тактовый сигнал и управляя обменом по шине SPI. Взаимодействие с АЦП такого типа требует реализации контроллера SPI в режиме ведомого. Предлагаемый СФ-блок состоит из ведомого контроллера SPI, блока конфигурационных регистров и модуля прямого доступа к памяти (ПДП). Использование ПДП позволяет минимизировать участие центрального процессора: последовательность данных, принятых от АЦП, накапливается во внутреннем буфере, после чего происходит пакетная передача по заданному адресу в системную память без программного вмешательства. Блок поддерживает работу с АЦП разрядностью 10, 12, 14 и 16 бит. В блоке реализованы однократный, кольцевой режимы ПДП и система прерываний по событиям заполнения буфера.

An IP block has been developed that provides the reception of streaming data from an external analog-to-digital converter (ADC) over the SPI interface. A distinctive feature of this block is that the ADC acts as the master, generating the clock signal and controlling data exchange on the SPI bus. Interfacing with an ADC of this type requires implementing the SPI controller in slave mode. The proposed IP block consists of an SPI slave controller, a configuration register block, and a direct memory access (DMA) module. The use of DMA minimizes the involvement of the central processor: the sequence of data received from the ADC is accumulated in an internal buffer, after which it is transferred as a burst to a specified address in system memory without software intervention. The block supports operation with ADCs of 10, 12, 14, and 16 bits in resolution; single and circular DMA modes are also implemented, along with an interrupt system triggered by buffer-fill events.

АЦПSPIПДПFIFOSAR-преобразователиSoCAXIADCSPIDMAFIFOSAR convertersSoCAXIReferencesTexas Instruments. ADS8513 16-bit, 40-kSPS Serial Output Analog-to-Digital Converter. Datasheet, SBAS112.Texas Instruments. ADS8513 16-bit, 40-kSPS Serial Output Analog-to-Digital Converter. Datasheet, SBAS112.Jiménez Sánchez, J. Advanced System on Chip Field Programmable Gate Array Powered Data Acquisition System for Pixel Detectors / J. Jiménez Sánchez, P. Blanco Carmona, J. Hinojo [и др.] // Sensors. — 2023. — Vol. 24. — Art. 218. — DOI 10.3390/s24010218.Jiménez Sánchez, J. Advanced System on Chip Field Programmable Gate Array Powered Data Acquisition System for Pixel Detectors / J. Jiménez Sánchez, P. Blanco Carmona, J. Hinojo [и др.] // Sensors. — 2023. — Vol. 24. — Art. 218. — DOI 10.3390/s24010218.Topko, Yu. SoC FPGA Based Data Acquisition System for Position Sensitive Silicon Detectors / Yu. Topko, B. Topko, S. Khabarov, N. Zamyatin // Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment. — 2022. — Т. 1033. — Ст. 166680. — DOI 10.1016/j.nima.2022.166680.Topko, Yu. SoC FPGA Based Data Acquisition System for Position Sensitive Silicon Detectors / Yu. Topko, B. Topko, S. Khabarov, N. Zamyatin // Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment. — 2022. — Т. 1033. — Ст. 166680. — DOI 10.1016/j.nima.2022.166680.Choi, S. FPGA-Based Multi-Channel Real-Time Data Acquisition System / S. Choi, H. Yang, Y. Noh, G. Kim, E. Kwon, H. Yoo // Electronics. — 2024. — Vol. 13. — Art. 2950. — DOI 10.3390/electronics13152950.Choi, S. FPGA-Based Multi-Channel Real-Time Data Acquisition System / S. Choi, H. Yang, Y. Noh, G. Kim, E. Kwon, H. Yoo // Electronics. — 2024. — Vol. 13. — Art. 2950. — DOI 10.3390/electronics13152950.Manduchi, G. A Versatile Board for Event Driven Data Acquisition / G. Manduchi, A. Rigoni Garola, L. Trevisan, T. Patton // Sensors. — 2024. — Т. 24. — Ст. 1631. — DOI 10.3390/s24051631.Manduchi, G. A Versatile Board for Event Driven Data Acquisition / G. Manduchi, A. Rigoni Garola, L. Trevisan, T. Patton // Sensors. — 2024. — Т. 24. — Ст. 1631. — DOI 10.3390/s24051631.Van Muoi, N. A Reproducible FPGA–ADC Synchronization Architecture for High Speed Data Acquisition / N. Van Muoi, N. Dong // Data. — 2026. — Т. 11. — Ст. 23. — DOI 10.3390/data11010023.Van Muoi, N. A Reproducible FPGA–ADC Synchronization Architecture for High Speed Data Acquisition / N. Van Muoi, N. Dong // Data. — 2026. — Т. 11. — Ст. 23. — DOI 10.3390/data11010023.Zabolotny, W. Versatile DMA Engine for High Energy Physics Data Acquisition Implemented with High Level Synthesis / W. Zabolotny // Electronics. — 2023. — Т. 12. — Ст. 883. — DOI 10.3390/electronics12040883.Zabolotny, W. Versatile DMA Engine for High Energy Physics Data Acquisition Implemented with High Level Synthesis / W. Zabolotny // Electronics. — 2023. — Т. 12. — Ст. 883. — DOI 10.3390/electronics12040883.

The authors declare that there are no conflicts of interest present.