trudyniisiТруды НИИСИSRISA Proceedings2225-73493033-6422НИЦ «КУРЧАТОВСКИЙ ИНСТИТУТ» - НИИСИtrudyniisi-64Research ArticleПРОЕКТИРОВАНИЕ И МОДЕЛИРОВАНИЕ СБИСDESIGN AND MODELING OF VLSIОценка карты разводимости при проектировании цифровых блоков СБИС с помощью графовых нейронных сетейEstimation of Congestion Map in the VLSI Design of Digital Blocks with Graph Neural NetworkЖелудковН. В.ZheludkovN. V.

Москва

nvgel@cs.niisi.ras.ruКарандашевЯ. М.KarandashevI. M.

Москва

karandashev@niisi.ras.ruКочеваЕ. С.KochevaE. S.

Москва

nvgel@cs.niisi.ras.ruСайбодаловМ. Х.SaibodalovM. K.

Москва

nvgel@cs.niisi.ras.ruСоховаЗ. Б.SokhovaZ. B.

Москва

nvgel@cs.niisi.ras.ruУмноваА. А.UmnovaA. A.

Москва

nvgel@cs.niisi.ras.ruФГУ ФНЦ НИИСИ РАНРоссия2023211020251349196Copyright © Желудков Н.В., Карандашев Я.М., Кочева Е.С., Сайбодалов М.Х., Сохова З.Б., Умнова А.А., 20252025Желудков Н.В., Карандашев Я.М., Кочева Е.С., Сайбодалов М.Х., Сохова З.Б., Умнова А.А.Zheludkov N.V., Karandashev I.M., Kocheva E.S., Saibodalov M.K., Sokhova Z.B., Umnova A.A.This work is licensed under a Creative Commons Attribution 4.0 License.https://www.t-niisi.ru/jour/article/view/64

В рамках данной работы рассматривается решение задачи оценки карты разводимости на ранних этапах топологического проектирования цифровых блоков СБИС с помощью применения нейросетевой модели машинного обучения, основанной на графовой нейронной сети. Раннее предсказание проблемных мест с разводкой позволит разработчику топологии изменить такие характеристики проектируемого блока, как план размещения, расположение макроблоков, а также входных и выходных портов таким образом, чтобы предотвратить возникновение проблем с трассировкой соединений на поздних этапах, тем самым сократив число запусков САПР и общее время проектирования схемы. Применение графовых нейронных сетей позволяет учитывать дополнительную информацию о связях элементов в нетлисте, для более точного предсказания.

This paper considers a solution to the problem of estimating the congestion map in the early stages of VLSI layout design of digital blocks by applying a neural network model of machine learning based on a graph neural network. Early prediction of congestion problems will allow the layout engineer to modify design block characteristics such as floorplan, IP-block`s placement and input-output ports to prevent interconnect routing issues at later stages, thereby reducing the number of CAD runs and overall circuit design runtime. The application of graph neural networks allows to take into account additional information about the connections of elements in the netlist for more accurate prediction.

СБИСтопологическое проектированиекарта разводимостимашинное обучениеграфовые нейронные сетиVLSIlayout designcongestion mapmachine learninggraph neural networksПубликация выполнена в рамках государственного задания ФГУ ФНЦ НИИСИ РАН по теме № FNEF-2022-0008.References[Электронный ресурс]. URL: https://theopenroadproject.org/ (дата обращения: 10.11.2023)[Электронный ресурс]. URL: https://theopenroadproject.org/ (дата обращения: 10.11.2023)A.B. Chowdhury, B. Tan, R. Karri, S. Garg. OpenABC-D: A Large-Scale Dataset for Machine Learning Guided Integrated Circuit Synthesis. (2021). ArXiv preprint (2021) arXiv:2110.11292.A.B. Chowdhury, B. Tan, R. Karri, S. Garg. OpenABC-D: A Large-Scale Dataset for Machine Learning Guided Integrated Circuit Synthesis. (2021). ArXiv preprint (2021) arXiv:2110.11292.R. Kirby, S. Godil, R. Roy, B. Catanzaro. Congestionnet: Routing congestion prediction using deep graph neural networks. «2019 IFIP/IEEE 27th International Conference on Very Large Scale Integration (VLSI-SoC)», 2019, pp. 217–222.R. Kirby, S. Godil, R. Roy, B. Catanzaro. Congestionnet: Routing congestion prediction using deep graph neural networks. «2019 IFIP/IEEE 27th International Conference on Very Large Scale Integration (VLSI-SoC)», 2019, pp. 217–222.A. Ghose, V. Zhang, Y. Zhang, D. Li, W. Liu, M. Coates. Generalizable cross-graph embedding for GNN-based congestion prediction. «2021 IEEE/ACM International Conference on Computer Aided Design (ICCAD)», 2021, pp. 1–9.A. Ghose, V. Zhang, Y. Zhang, D. Li, W. Liu, M. Coates. Generalizable cross-graph embedding for GNN-based congestion prediction. «2021 IEEE/ACM International Conference on Computer Aided Design (ICCAD)», 2021, pp. 1–9.P. Velickovic, G. Cucurull, A. Casanova, A. Romero, P. Lio, Y. Bengio. Graph attention networks. ArXiv preprint (2017) arXiv:1710.10903.P. Velickovic, G. Cucurull, A. Casanova, A. Romero, P. Lio, Y. Bengio. Graph attention networks. ArXiv preprint (2017) arXiv:1710.10903.W.L. Hamilton, Z. Ying, J. Leskovec. Inductive representation learning on large graphs. «Neural Information Processing Systems», 2017.W.L. Hamilton, Z. Ying, J. Leskovec. Inductive representation learning on large graphs. «Neural Information Processing Systems», 2017.M. Fey, J.E. Lenssen. Fast Graph Representation Learning with PyTorch Geometric. «ICLR Work-shop on Representation Learning on Graphs and Manifolds», 2019.M. Fey, J.E. Lenssen. Fast Graph Representation Learning with PyTorch Geometric. «ICLR Work-shop on Representation Learning on Graphs and Manifolds», 2019.P. Kudva, A. Sullivan, W. Dougherty. Metrics for structural logic synthesis. «IEEE/ACM International Conference on Computer Aided Design», 2002, pp. 551−556.P. Kudva, A. Sullivan, W. Dougherty. Metrics for structural logic synthesis. «IEEE/ACM International Conference on Computer Aided Design», 2002, pp. 551−556.

The authors declare that there are no conflicts of interest present.