Оценка сбоеустойчивости топологии СФ блока на разных этапах оптимизации комбинационной логики логического синтеза
Аннотация
Проведен анализ сбоеустойчивости полученных схем СФ-блока с их реальной топологической оценкой. Предложена оценка выходных характеристик полученной схемы при помощи сигмоидальной функции. Данная функция может использоваться для сравнения различных схем, а также для поиска оптимальной схемы заданной логической функции в эвристических алгоритмах, и алгоритмах машинного обучения.
Ключевые слова
сложно-функциональный блок,
логический синтез,
оптимизация,
сбоеустойчивость,
одиночные сбои,
проектирование СБИС
При поддержке: Публикация выполнена в рамках государственного задания ФГУ ФНЦ НИИСИ РАН по теме FNEF-2022-0008.
Об авторах
Е. К. Эмин
ФГУ ФНЦ НИИСИ РАН
Россия
Россия
Москва
К. А. Петров
ФГУ ФНЦ НИИСИ РАН
Россия
Россия
Москва
В. В. Азаров
ФГУ ФНЦ НИИСИ РАН
Россия
Россия
Москва
А. П. Скоробогатов
ФГУ ФНЦ НИИСИ РАН
Россия
Россия
Москва
А. А. Антонов
ФГУ ФНЦ НИИСИ РАН
Россия
Россия
Москва
Список литературы
1. R. E. Bryant et al., Limitations and challenges of computer-aided design technology for CMOS VLSI // Proceedings of the IEEE, vol. 89, no. 3, pp. 341-365, March 2001.
2. Mahatme N.N., Jagannathan S., Loveless T.D., Massengill L.W., Bhuva B.L., Wen S-J. et al., Comparison of combinational and sequential error rates for a deep submicron process // IEEE Trans Nucl. Sci. (IEEE T NUCL SCI). 2011. Vol. 58, No.6. P. 2719-2725.
3. V. Petrovic and M. Krstic, Design Flow for Radhard TMR Flip-Flops // 2015 IEEE 18th International Symposium on Design and Diagnostics of Electronic Circuits & Systems, Belgrade, Serbia, 2015, pp. 203-208.
4. P. E. Dodd, M. R. Shaneyfelt, J. R. Schwank, and J. A. Felix, Current and future challenges in radiation effects on cmos electronics // IEEE Transactions on Nuclear Science, vol. 57, no. 4, pp. 1747–1763, Aug. 2010.
5. Власов А.О., Клишин А.В., Желудков Н.В., Эмин Е.К., Горбунов М.С. Сравнительная характеристика методов повышения сбоеустойчивости топологии блоков целочисленного умножения/деления в проектных нормах 65нм // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2020. Выпуск 3. С. 188-193.
6. Mukherjee, S. (2008). Architecture Design for Soft Errors.
7. R. E. Bryant, Graph-Based Algorithms for Boolean Function Manipulation // IEEE Transactions on Computers, Vol. C-35, No. 8 (August, 1986), pp. 677–691. Reprinted in M. Yoeli, Formal Verification of Hardware Design, IEEE Computer Society Press, 1990, pp. 253–267.
8. S. Rai et al., Logic Synthesis Meets Machine Learning: Trading Exactness for Generalization // 2021 Design, Automation & Test in Europe Conference & Exhibition (DATE), Grenoble, France, 2021, pp. 1026-1031.
9. Стемпковский А.Л., Соловьев Р.А., Тельпухов Д.В. Повышение сбоеустойчивости логических схем на основе частичного ресинтеза схемы // Информационные технологии. 2016. Т. 22. №7. С. 515-522.
10. P. Chernyakov et al., "Comparative Analysis of Layout-Aware Fault Injection on TMR-based DMA Controllers," // 2019 IEEE 31st International Conference on Microelectronics (MIEL), Nis, Serbia, 2019, pp. 289-292.
Рецензия
Для цитирования:
Эмин Е.К., Петров К.А., Азаров В.В., Скоробогатов А.П., Антонов А.А. Оценка сбоеустойчивости топологии СФ блока на разных этапах оптимизации комбинационной логики логического синтеза. Труды НИИСИ. 2023;13(4):75-79.
For citation:
Emin E.K., Petrov K.A., Azarov V.V., Skorobogatov A.P., Antonov A.A. Fault Tolerance Evaluation of IP-Block Topology at Different Stages of Combinational Logic Synthesis. SRISA Proceedings. 2023;13(4):75-79. (In Russ.)
Просмотров:
25
Послать статью по эл. почте 